# (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出顧公閱番号 特開2001-358225

(P2001 - 358225A)

(43)公開日 平成13年12月26日(2001.12.26)

(51) Int.Cl.7		識別記号	ΡI		ž	·マコード(参考)
H01L	21/8234		H01L	21/283	С	4M104
	21/283			21/318	С	5 F O 4 8
	21/318			27/08	102C	5 F O 5 8
	27/088					

# 審査請求 未請求 請求項の数34 OL (全 9 頁)

(21)出顧番号	特顧2001-105631(P2001-105631)	(71)出顧人	301030605
			アギア システムズ ガーディアン コー
(22)出顧日	平成13年4月4日(2001.4.4)		ポレーション
			Agere Systems Guard
(31)優先権主張番号	09/542763		ian Corporation
(32)優先日	平成12年4月4日(2000.4.4)		アメリカ合衆国、32819-8698 フロリダ,
(33)優先権主張国	米国 (US)		オーランド, サウス ジョン ヤング バ
			ークウェイ 9333
		(74)代理人	100064447
		(13)1437	
			弁理士 岡部 正夫 (外11名)
		I	


# 最終頁に続く

# (54) 【発明の名称】 窒素および酸素含有障壁層を有するデュアルゲート半導体装置およびその製造方法

# (57)【要約】

【課題】 本発明は、ホウ素拡散に伴う問題点を解決可能なデュアルゲート半導体装置とその製造方法を提供する。

【解決手段】 1つの実施の形態では、デュアルゲート 半導体装置は、上に第1のゲート誘電体が形成されてお り、該第1のゲート誘電体の上に窒素および酸素を含む 拡散障壁層が形成されている低電圧領域と、第1のゲート ト誘電体より厚い厚さを有する第2のゲート誘電体が上 に形成されており、前記拡散障壁層が無い高電圧領域 と、を含む。



【特許請求の範囲】

【請求項1】 デュアルゲート半導体装置であって、 上に第1のゲート誘電体が形成されており、該第1のゲ ート誘電体の上に窒素および酸素を含む拡散障壁層が形 成されている低電圧領域と、

該第1のゲート誘電体より厚い厚さを有する第2のゲー ト誘電体が上に形成されており、前記拡散障壁層が無い 高電圧領域と、を具備することを特徴とするデュアルゲ ート半導体装置。

【請求項2】 前記第2のゲート誘電体は、約3.5n 10 mの厚さを有し、前記第1のゲート誘電体は、約1.0 nmから約2.0nmに亙る厚さを有する請求項1記載 のデュアルゲート半導体装置。

【請求項3】 前記拡散障壁層は、一般式SiOxNyを 有する酸窒化物障壁層であり、XおよびYはガス流量お よび温度を変えることによって変化する可能性がある請 求項1記載のデュアルゲート半導体装置。

【請求項4】 前記酸窒化物障壁層は、約0.5 n mか ら約1.0 nmに亙る厚さを有する請求項3記載のデュ アルゲート半導体装置。

【請求項5】 前記第1および第2のゲート誘電体は酸 化物である請求項1記載のデュアルゲート半導体装置。

【請求項6】 前記酸化物は二酸化珪素である請求項5 記載のデュアルゲート半導体装置。

【請求項7】 前記拡散障壁層の上に形成された第1の ゲートを更に含むことを特徴とする請求項1記載のデュ アルゲート半導体装置。

【請求項8】 前記第2のゲート誘電体の上に形成され た第2のゲートを更に含むことを特徴とする請求項7記 載のデュアルゲート半導体装置。

【請求項9】 前記第1のゲートは、P型チャネル金属 酸化膜半導体(PMOS)装置のゲートを形成する請求 項7記載のデュアルゲート半導体装置。

【請求項10】 前記第1のゲートに関連しホウ素がド ープされたソース/ドレイン領域を更に含むことを特徴 とする請求項9記載のデュアルゲート半導体装置。

【請求項11】 前記拡散障壁層はホウ素注入を抑制す る請求項10記載のデュアルゲート半導体装置。

【請求項12】 前記第1のゲート誘電体は緻密化され た酸化物である請求項1記載のデュアルゲート半導体装 40

【請求項13】 デュアルゲート半導体装置を形成する 方法であって、

該デュアルゲート半導体装置の低電圧領域の少なくとも 一部に亙って第1のゲート誘電体を形成することと、

該第1のゲート誘電体上に窒素および酸素を含む拡散障 壁層を形成することと、

デュアルゲート半導体装置の高電圧領域の少なくとも一 部の上に、該第1のゲート誘電体の厚さより厚い第2の ゲート誘電体を形成し、該高電圧領域には前記拡散障壁 50 高電圧領域と、を含む基板上に設けられたデュアルゲー

層を形成しないことと、を含むことを特徴とする方法。 【請求項14】 前記第1および第2のゲート誘電体を 形成することは、該第1のゲート誘電体を約1.0nm から約2.0 nmに亙る厚さに形成することと、該第2 のゲート誘電体を約3.5 nmの厚さに形成すること と、を含む請求項13記載の方法。

【請求項15】 拡散障壁層を形成することは、一般式 SiOx Nyを有する酸窒化物拡散障壁層を形成すること を含み、XおよびYはガス流量および温度を変えること によって変化する可能性がある請求項13記載の方法。

【請求項16】 酸窒化物拡散障壁層を形成すること は、該酸窒化物膜拡散障壁層を約0.5 n m から約1. Onmに亙る厚さに形成することを含む請求項15記載 の方法。

【請求項17】 拡散障壁層を形成することは、該拡散 障壁層を約0.5nmから約1.0nmに亙る厚さに形 成することを含む請求項13記載の方法。

【請求項18】 第1および第2のゲート誘電体を形成 することは、酸化物を形成することを含む請求項13記 20 載の方法。

【請求項19】 酸化物を形成することは、二酸化珪素 を形成することを含む請求項18記載の方法。

【請求項20】 前記拡散障壁層の上に第1のゲートを 形成することを更に含むことを特徴とする請求項13記

【請求項21】 前記第2のゲート誘電体の上に第2の ゲートを形成することを更に含むことを特徴とする請求 項13記載の方法。

【請求項22】 第1のゲートを形成することは、P型 30 チャネル金属酸化膜半導体 (PMOS)装置を形成する ことを含む請求項20記載の方法。

【請求項23】 前記第1のゲートに関連する、ホウ素 がドープされたソース/ドレイン領域を形成することを 更に含むことを特徴とする請求項22記載の方法。

【請求項24】 前記拡散障壁層を形成することは、ゲ ート漏れを低下させ、ホウ素注入を抑制する請求項13 記載の方法。

【請求項25】 拡散障壁層を形成することは、低圧化 学気相成長(LPCVD)プロセスかまたはプラズマ化 学気相成長 (PECVD) プロセスを用いて拡散障壁層 を形成することを含む請求項13記載の方法。

【請求項26】 前記第2のゲート誘電体の形成中に前 記第1のゲート誘電体を緻密化することを更に含むこと を特徴とする請求項13記載の方法。

【請求項27】 上に第1のゲート誘電体が形成されて おり、該第1のゲート誘電体の上に窒素および酸素を含 む拡散障壁層が形成されている低電圧領域と

該第1のゲート誘電体より厚い厚さを有する第2のゲー ト誘電体が上に形成されており、前記拡散障壁層が無い

トトランジスタと、該デュアルゲートトランジスタ上に 形成された誘電体層と、該誘電体層内に形成され、前記 デュアルゲートトランジスタを相互接続することにより 演算集積回路を形成する、相互接続構造と、を具備する ことを特徴とする集積回路。

【請求項28】 前記第1のゲート誘電体は、約1.0 nmから約2.0nmに亙る厚さを有し、前記第2のゲ ート誘電体は、約3.5mmの厚さを有する請求項27 記載の集積回路。

【請求項29】 前記拡散障壁層は、一般式SiOxNy 10 を有する酸窒化物障壁層であり、XおよびYはガス流量 および温度を変えることによって変化する可能性がある 請求項27記載の集積回路。

【請求項30】 前記第2のゲート誘電体の上に形成さ れた第2のゲートを更に含むことを特徴とする請求項2 7載の集積回路。

【請求項31】 前記拡散障壁層の上に形成された第1 のゲートを更に含むことを特徴とする請求項27記載の 集積回路。

【請求項32】 前記第1のゲートは、P型チャネル金 20 属酸化膜半導体 (PMOS)装置のゲートを形成する請 求項31記載の集積回路。

【請求項33】 前記拡散障壁層は、ゲート漏れを低下 させ、ホウ素注入を抑制する請求項27記載の集積回

【請求項34】 CMOS装置、BiCOMS装置およ びバイポーラ装置からなるグループから選択された装置 を更に含むことを特徴とする請求項27記載の集積回 路。

### 【発明の詳細な説明】

# [0001]

【発明の属する技術分野】本発明は、概して半導体装置 に関し、特にゲート誘電体上に窒素および酸素含有障壁 層が形成されたデュアルゲート半導体装置に関する。

### [0002]

【従来の技術】集積回路(IC)産業において、1つの 集積回路装置上にデュアルゲート酸化物層を集積するこ とが必要になってきた。デュアルゲート酸化物処理を実 行する1つの動機づけは、高性能トランジスタが薄いゲ ート誘電体領域を必要とし、かつ低い電圧(例えば、 1.8V~2.5V)で動作する一方で、大抵の従来か らの外部周辺装置は、一般に3.3V~5.0V等のよ り高い動作電圧を必要とする、ということである。低電 圧高性能の金属酸化膜半導体(MOS)トランジスタを それより電圧の高い装置にインタフェースしている場 合、I Cの入力および出力 (I/O) バッファは、一般 に、高い方の外部周辺装置の電圧と互換性のあるより厚 いゲート誘電体領域を含むよう設計されるが、一方で、 極薄ゲート酸化膜を有する低電圧トランジスタが設計さ れている。更に、最近のマイクロコントローラユニット 50 製造方法とを提供し、ゲート漏れを低減しホウ素注入を

およびデジタル信号プロセッサは、いくつか異なるタイ プのテクノロジを1つの集積回路上に集積している。例 えば、目下、高速ロジック、パワーロジック、スタティ ックランダムアクセスメモリ、不揮発性メモリ、埋込み ダイナミックランダムアクセスメモリ、アナログ回路、 および他の装置およびテクノロジに対し、同じ集積回路 ダイ上に集積することが考慮されている。これら装置の 多くは、異なるゲート誘電体処理および異なるゲート誘 電体層を必要とする。

### [0003]

【発明が解決しようとする課題】デュアルゲート半導体 装置は設計の問題を十分に対処してきたが、問題が無い わけではない。例えば、低電圧トランジスタのゲート酸 化膜厚は、実質的に低減し、かつ低減し続けている。こ れら極薄酸化膜には、しばしばより厚いゲート酸化膜に は関連しないホウ素拡散問題が発生することが分かっ た。更に、高品質を実現するよう、極薄ゲート酸化膜は 挑戦してきた。容易に理解されるように、ゲート電極は 一般に、ソースおよびドレイン領域と同じイオン注入プ ロセスによってドープされる。例えば、ホウ素は、しば しば、Pチャネル金属酸化膜半導体電界効果トランジス タ (MOSFET) においてソースおよびドレインを形 成するよう注入され、また、MOSFETのゲート電極 に注入されることによりP型ポリシリコンゲート電極を 生成する。しかしながら、ホウ素はかかる「軽い」原子 であるため、ポリシリコンゲート電極に注入されるホウ 素は、粒界に沿って下方におよびゲート酸化膜内に容易 に拡散する可能性がある。非 I / Oトランジスタのゲー ト酸化膜は、連続的に低減しているため、目下、ホウ素 30 を下にあるチャネル領域に拡散しないようにすることが できない。ゲート電極からチャネル領域への追加のホウ 素拡散は、半導体装置の装置パラメータ、特に閾値電 圧、ゲート漏れ電流およびトランジスタ信頼性に影響を 与える可能性がある。

【0004】従って、本技術分野で必要とされているも のは、現デュアルゲート半導体装置に関連する問題が発 生しないデュアルゲート半導体装置である。

# [0005]

【課題を解決するための手段】従来技術の上述した欠点 に対処するために、本発明は、デュアルゲート半導体装 置およびその製造方法を提供する。1つの実施の形態で は、デュアルゲート半導体装置は、窒素および酸素が上 に形成されている拡散障壁層を有する第1のゲート誘電 体が上に形成されている低電圧領域と、第1のゲート誘 **電体より厚い第2のゲート誘電体が上に形成されてお** り、拡散障壁層が無い高電圧領域と、を含む。

【0006】従って、1つの態様において、本発明は、 第1のゲート誘電体上に形成された窒素および酸素を含 む拡散障壁層を有するデュアルゲート半導体装置とその 制限することによって、デュアルゲート半導体装置の寿 命を延長する。

【0007】1つの特定の実施の形態では、第2のゲー ト誘電体は、約3.5 nmの厚さを有し、第1のゲート 誘電体は、約1.0nmから約2.0nmに亙る厚さを 有する。代替的な実施の形態では、第1のゲート誘電体 は緻密化された酸化物である。他の実施の形態では、第 1のゲート誘電体には、ホウ素がドープされたソース/ ドレイン領域が関連している。他の実施の形態では、拡 散障壁層は約0.5mmから約1.0mmに亙る厚さを 10 有しており、低圧化学気相成長(LPCVD)プロセ ス、プラズマ化学気相成長(PECVD)プロセスまた は他の同様のプロセスを用いて堆積されてよい。好まし い実施の形態では、拡散障壁層は、酸窒化膜障壁層であ

【0008】他の態様では、第1および第2のゲート誘 電体は、酸化物を含むが、好ましい態様では、第1およ び第2の誘電体は二酸化珪素を含む。他の態様では、拡 散障壁層の上に第1のゲートが形成される。 代替的な態 様では、第1のゲートはP型チャネル金属酸化膜半導体 20 (PMSO)装置のゲートを形成する。代替的な態様で は、第2のゲート誘電体の上に第2のゲートが形成され

【0009】本発明の他の実施の形態は、内部に上述し たデュアルゲート半導体装置が設けられた集積回路を提 供する。本集積回路は、(1)基板上に形成された上記 デュアルゲート半導体装置と、(2) デュアルゲートト ランジスタ上に形成された誘電体層と、(3)誘電体層 内に形成され、デュアルゲートトランジスタを相互接続 することにより演算集積回路を形成する相互接続構造 と、を含む。他の実施の形態では、集積回路は更に、C MOS装置、BiCMOS装置、バイポーラ装置または 他の同様の装置を含む。

【0010】上述したことは、当業者が以下の本発明の 詳細な説明をより理解できるよう、本発明の好ましい特 **徴および代替的な特徴をむしろおおまかに概説した。発** 明の特許請求の範囲の主題を形成する本発明の追加の特 徴は、下に説明する。当業者は、開示された概念および 特定の実施の形態を、本発明の同じ目的を成し遂げる他 の構成を設計しまたは変更する基礎として容易に使用す 40 ることができる、ということを理解するはずである。ま た、当業者は、かかる等価な構成がその最も広い形態で 発明の精神および範囲を逸脱しない、ということを認め るはずである。

【0011】本発明をより完全に理解するために、ここ で添付の図面と共に以下の説明を参照する。

#### [0012]

【発明の実施の形態】最初に図1Aを参照すると、製造 の初期段階におけるデュアルゲート半導体装置100の 部分断面図が示されている。デュアルゲート半導体10 50 来の方法で堆積され、パターン形成され、洗い流される

0は、半導体ウェハ基板105を含み、その上には、シ ャロートレンチ分離構造110が形成されている。 シャ ロートレンチ分離構造110は、基板105の部分内に 選択的にトレンチ120を反応性イオンエッチングする ことによって形成されてよい。そして、望ましい場合は トレンチ120内にライナ115が形成されてよい。 好 ましくは、ライナ115は、薄い熱成長二酸化珪素層か または酸窒化物層である。そして、トレンチの大部分に は、高密度プラズマまたは同様のプロセスを用いて、テ トラエチルオルソシリケート (TEOS)等の誘電体充 填材料122が充填される。このTEOS材料は、トレ ンチ分離構造110と共にもたらされる同様の手続きを 使用して、化学的機械的研磨(CMP)されるかまたは 平面化される。 なお、 示されているトレンチ分離構造1 10の代りに珪素の局所酸化 (LOCOS) かまたはポ リシリコンバッファ (PBL)等の他の分離方式が使用 されてもよい。また、半導体ウェハ基板105は、ウェ ハレベルに配置された基板またはウェアレベルより上に 配置された基板を含む、デュアルゲート半導体装置10 0に配置されたいかなる基板であってもよい。

【0013】シャロートレンチ分離構造110の形成 後、低電圧領域125および高電圧領域130を含むデ ュアルゲート半導体装置100の表面全体に、従来の方 法で薄い誘電体材料の第1層135が成長させられる。 更に、当業者は、デュアルゲート半導体装置100の設 計と矛盾しないものとして知られている他のあらゆる堆 積技術が使用されてよい、ということを知っている。1 つの実施の形態では、誘電体材料の第1層135は、二 酸化珪素層等の酸化物層であってよい。しかしながら、 望ましい場合は他の誘電体材料が使用されてもよい。好 ましい実施の形態では、誘電体材料の第1層135は、 約1.0nmから約2.0nmに亙る厚さを有してい

【0014】図1Bに戻ると、誘電体材料の第1層13 5上に酸素および窒素を含む拡散障壁層140を堆積し た後の、図1Aに示す部分的に完成したデュアルゲート 半導体装置100が示されている。拡散障壁層140 は、複数の従来からの技術を使用して堆積されてよい。 例えば、低圧化学気相成長(LPCVD)プロセス、プ ラズマ化学気相成長(PECVD)プロセス、急速熱処 理CVD (RTCVD) プロセスまたは他のあらゆる同 様のプロセスが使用されてよい。拡散障壁層140は、 好ましくは約0.5nmから約1.0nmに亙る厚さを 有しているが、他の厚さも本発明の範囲内にある。好ま しい実施の形態では、窒素および酸素拡散障壁層は、化 学式SiОҳ Nyを有する酸窒化膜である。ここで、xお よびyは、優れた利益を得るため、ガス流量、温度およ び他の条件を変えることによって変化してよい。

【0015】図2に示すように、フォトレジスト層が従

ことにより、低電圧領域125上にパターン化されたフ オトレジスト領域210が残る。フォトレジスト領域2 10は、低電圧領域125を後に続く酸化プロセスから 保護する。そして、従来からの方法を用いて、誘電体材 料の第1層135と拡散障壁層140(図1B)とがエ ッチングされることにより、低電圧層125上に誘電体 材料の第1層220の一部と拡散障壁層230の一部と が残る。例えば、プラズマエッチングを使用して窒素お よび酸素含有材料を除去することができ、フッ化水素酸 エッチングを使用して第1の誘電体材料を除去すること ができる。エッチングに続き、フォトレジスト領域21 0が除去される。

【0016】図3を参照すると、誘電体材料の第2層3 10の成長に続く、図2に示す部分的に完成したデュア ルゲート構造100が示されている。 誘電体材料の第2 層310は、図1Aにおける誘電体材料の第1層135 と同様に従来の方法で成長させられる。誘電体材料の第 2層310は、好ましくは誘電体材料の第1層135よ り厚い厚さまで、より好ましくは約3.5 nmの厚さま で成長させられるが、他の厚さであってもよい。更に、 窒素および酸素含有層である拡散障壁層230の部分が 酸素拡散をブロックするため、拡散障壁層230の部分 と誘電体材料の第1層220の部分との厚さは、誘電体 材料の第2層310によって少しでも影響を受ける場 合、その影響は最小限である。逆に、窒素および酸素含 有層すなわち拡散障壁層230の部分および誘電体材料 の第1層220の部分は、緻密化されてよく、上部にわ ずかに酸化された部分320を形成してよい。このた め、誘電体材料の第2層310は、高電圧領域130上 にのみ設けられる。

【0017】図4を参照すると、ゲート材料410を従 来の方法で堆積した後の、図3に示す部分的に完成した デュアルゲート半導体装置100が示されている。ゲー ト材料410は、例えばポリシリコン等、トランジスタ 装置のゲートとして目下使用されあるいは将来使用され 得るあらゆる材料であってよい。窒素および酸素含有層 である拡散障壁層230の部分と誘電体材料の第1層2 20の部分とを含む低電圧領域125へのホウ素の注入 は示されていない。両領域125,130内の全注入ス の薄キャッピング層420が従来の方法で堆積されてよ い。そして、フォトレジストが、従来の方法で堆積さ れ、パターン形成され、洗い流されることにより、フォ トレジスト構造430が形成される。

【0018】そして、図4に示す部分的に完成したデュ アルゲート半導体装置100が、従来の方法でエッチン グされ、フォトレジスト430が除去されることによ り、図5に示す完成したデュアルゲート半導体装置50 0が残る。完成したデュアルゲート半導体装置500 は、それぞれ低電圧領域125および高電圧領域130 50

に形成された、低電圧トランジスタ装置510と高電圧 トランジスタ装置540と含む。低電圧トランジスタ装 置510は、第1のゲート誘電体515と第1のゲート 誘電体515上に形成された障壁層520とを含む。上 述したように、第1のゲート誘電体は、約1.0nmか ら約2.0 nmに亙る厚さを有し、障壁層520は、約 0.5 nmから約1.0 nmに亙る厚さを有している。 低電圧トランジスタ装置510は、更に、障壁層520 上に形成された第1のゲート525と第1のゲート52 5上に形成された第1のキャッピング層530とを含 む。第1のゲート525内には、上述したように、ホウ 素が拡散されている。これにより、第1のゲート525 は、P型チャネル金属酸化膜半導体 (PMOS) のゲー トを形成してよい。そのため、障壁層520は、ホウ素 が下にあるチャネル領域に拡散しないようにする。従っ て、閾値電圧、ゲート漏れ電流およびトランジスタ信頼 性は、影響を受けず、低電圧トランジスタ510は非常 に高速でかつ低電圧で動作することができる。

8

【0019】高電圧トランジスタ装置540は、第2の 20 ゲート誘電体545を含み、第2のゲート誘電体545 の上には第2のゲート550が形成されている。更に、 高電圧トランジスタ装置540には障壁層520が無 い。上述したように、第2のゲート誘電体は好ましくは 約3.5nmの厚さを有している。第1のゲート525 と同様に、第2のゲート550の上には第2のキャッピ ング層が形成されてよい。高電圧トランジスタ装置54 0は、デュアルゲート半導体装置500を動作させるた めに適当な量の駆動電流を提供するために、十分な酸化 物厚さを有している。

【0020】図6を簡単に参照すると、本発明の原理に 30 従って製造されてよい、従来からの集積回路600の断 面図が示されている。集積回路600は、CMOS装 置、BiCMOS装置、バイポーラ装置または他のあら ゆるタイプの同様な装置であってよい。 また、 図6に は、低電圧トランジスタ510、高電圧トランジスタ5 40、第1のゲート誘電体515、第2のゲート誘電体 545、障壁層520および誘電体層615を含む、従 来からの集積回路600のコンポーネントが示されてい る。誘電体層615内には相互接続構造620が形成さ テップの完了後、タングステンシリサイド (WSi)等 40 れてよい。相互接続構造620は、トランジスタ51 0,540を集積回路600の他の領域と接続する。ま た、従来の方法で形成されたタブ623,625、ソー ス領域633およびドレイン領域635が示されてお り、それらはすべて基板640上に形成されている。 【0021】本発明を詳細に説明したが、当業者は、そ の最も広い形態で本発明の精神および範囲を逸脱するこ となく、本明細書において種々の変更および置換を行う ことができる、ということを理解するはずである。 【図面の簡単な説明】

【図1 A】製造の初期段階におけるデュアルゲート半導

10

体装置の部分断面図を示す。

【図1B】誘電体材料の第1層上に窒素および酸素含有 層を従来からの方法で堆積した後の、図1Aに示す部分 的に完成したデュアルゲート半導体装置を示す。

【図2】窒素および酸素含有層と誘電体材料の第1層と をエッチングするプロセスを示す。

【図3】誘電体材料の第2の層の成長につづく、図2に


示す部分的に完成したデュアルゲート構造を示す。

【図4】ゲート材料を従来からの方法で堆積した後の、 図3に示す部分的に完成したデュアルゲート半導体装置 を示す。


【図5】完成したデュアルゲート半導体装置を示す。

【図6】本発明の原理に従って製造されてよい、従来からの集積回路の断面図を示す。


【図1A】




【図1B】




【図2】




【図3】




【図4】



【図5】



【図6】



# フロントページの続き

(72)発明者 サイレッシュ チッティペッディ アメリカ合衆国 18104 ペンシルヴァニ ア,アレンタウン,レネイプ トレイル 308

(72)発明者 イー マ アメリカ合衆国 32837 フロリダ,オー ランド,ランヨン サークル 2569 (72)発明者 プラディップ ケー. ロイアメリカ合衆国 32819 フロリダ、オーランド、ヒデン アイビー コート 7706 Fターム(参考) 4M104 AA01 BB01 CC05 EE03 EE14 FF14 GG09 GG10 GG13 GG14 GG15 GG16 HH04 5F048 AA07 AC01 AC03 AC05 BA01 BB01 BB07 BB08 BB11 BB12 BB16 BB17 BC15 BG13 BG14 5F058 BA05 BD01 BD04 BD15 BF04 BF07 BF25 BF29 BF30 BJ01